證明規格本質為情境空間上的偏函數，無法窮盡所有未建模情境與價值衝突；提出將剩餘意圖結構化升級與理由保留的機制，區分 Verification 與 Validation 之邊界。
將設計理念形式化為定義於全情境的全函數，指出規格僅是有限定義域上的偏函數查表，揭示分工交接時未定義域外推失敗與跨模組相容約束失去持有者的結構性根源。